931852

Ein Blick in die Cell

09.02.2005 | 12:00 Uhr |

Wie angekündigt haben Sony, Toshiba und IBM (STI) auf der International Solid State Circuits Conference nähere Details zum Cell-Prozessor bekanntgegeben.

Der Großteil von dem, was im Vorfeld aufgrund der Patentschrift vermutet wurde ist eingetroffen, nur tragen die einzelnen Komponenten andere Namen: Aus der G5-kompatiblen Cell-Steuereinheit PU (Processor Unit) wurde das PPE (Power Processor Element), aus den APU (Additional Processing Unit) genannten acht unabhängigen Recheneinheiten die das PPE verwaltet werden nun SPU (Synergistic Processing Unit) genannt.

Wie vermutet agiert das PPE als "Dompteur" für die SPUs, aus denen die Cell ihre eigentliche Rechenpower bezieht. Gekapselte Rechenjobs werden vom General-Purpose PPE an die einzelnen SPUs verteilt, die den Job abarbeiten und das Ergebnis wieder über den ebenfalls integrierten Speichercontroller (DMAC) in den Speicher zurückschreiben.

Neue Enthüllungen

Die 128 Bit breiten SPUs haben statt wie vermutet 128 KB lokalem Speicher doch 256 KB. Das PPE ist darüberhinaus SMT-fähig (Simultaneous Multithreading, bei Intel "Hyperthreading" genannt) und zusätzlich mit VMX - wie beim G5 - bestückt, was angesichts der Vektor-basierten SPUs etwas verwunderlich erscheint. Das PPE verfügt über 32 KB L1-Cache und 512KB L2-Cache, die mit 128 GByte/s (bei 4 GHz) miteinander kommunizieren.
PPE und SPUs sind mit einem EIB genannten Bus (Element Interface Bus) verbunden, der die sagenhafte Bandbreite von 384 Gbyte/s hat und der über 100 Speicherzugriffe gleichzeitig handhaben kann. Der EIB ist auch direkt mit dem integrierten Speichercontroller MIC (Memory Interface Controller) und dem BIC (Bus/Broadband Interface Controller, noch nicht klar) verbunden, letzterer verbindet die Cell mit der Außenwelt, d.h. dem Rest des Systems oder anderen Cells.

Neu ist auch die Erkenntnis, dass die SPUs wie bisherige Altivec-Implementierungen nur mit Single-Precision rechnen. Dies ist bei Spielen und vielen anderen Dingen kein Problem, aber für den neben dem Konsolen-, Workstation- und Digital Content Creation-Markt ebenfalls anvisierten HPC-Markt (High Performance Computing, Wissenschaftliche Cluster und Simulationen) stellt dies durchaus ein Hindernis dar, da hier mit sehr großen Zahlen und/oder hoher Präzision gerechnet wird.

Prototypen

Die momentanten in 90 Nanometer gefertigten Cell-Protoypen sind 221 Quadratmillimeter groß und bestehen aus 234 Mio Transistoren, was angesichts moderner GPUs und CPUs wie Intels Itanium durchaus im Rahmen bleibt.
IBM wirft viele noch unbekannte Vokabeln wie "Smart Memory Flow Controller" und "Virtualization Techniques" in den Raum, über die noch wenig nähere Informationen existieren. Auch über die für die erreichbare Rechenleistung sehr wichtige Speicheranbindung sind noch keine weiteren Details bekannt, im Vorfeld wurde hier eine spezielle RAMBUS-Lösung (XDR) in der Gerüchteküche gehandelt.

Sony, Toshiba und IBM bezeichnen den Chip explizit als kompatibel mit der POWER-Architektur, was ihn für Server und für Apple zusätzlich interessant macht. Während das VMX des PPEs dem herkömmlichen Altivec entspricht sind die Vektor-Fähigkeiten der SPEs wahrscheinlich jedoch aufgrund ihres begrenzten Funktionsumfang nicht voll Altivec-kompatibel. Im idealen Fall wird nur ein Teil des Altivec-Instruktionssatzes unterstützt, was doch bedeuten würde, dass Cell-Code auf Altivec-CPUs funktioniert.
Taktraten von 4,6 GHz hat IBM mit dem Gespann im Labor schon erreicht, was bei 4 GHz einer Cell eine theoretische Gleitkomma-Idealleistung von 256 GigaFLOPS verschaffen würde. Die Temperatur scheint hierbei nicht kritisch zu sein, laut IBM wird der Chip ähnlich warm wie heute erhältliche CPUs.

Das PPE ist für Mac-User besonders interessant, da es soweit bisher bekannt im Endeffekt ein etwas abgespeckter G5 (kürzere Pipeline, weniger L1-Cache) mit SMT ist, und letzteres implementiert IBM bisher nur im Power5. Dies lässt vermuten, dass Multithreading auf Mac-Rechnern nicht mehr lange auf sich warten lässt, eventuell ist es schon mit der nächsten G5-Generation noch dieses Jahr soweit, die dann nächstes Jahr wenn auch der Cell beziehungsweise die Playstation 3 in Produktion geht auch ähnliche Taktraten von über 4 GHz erreichen sollte.

Info Arstechnica über Cell Teil 1 und Teil 2

0 Kommentare zu diesem Artikel
931852