929285

The Cell

30.11.2004 | 15:51 Uhr |

Sony, IBM und Toshiba (STI) werden im Februar 2005 auf der ISSCC (International Solid State Circuits Conference) alle Details zu ihrem kommenden Cell-Prozessor bekanntgeben.

Laut STI besitzt die als "Multicore-Prozessor" titulierte Cell die Möglichkeit zur Virtualisierung. Damit lassen sich mehrere getrennte Systeme auf derselben CPU ausführen. Auch bis dato nicht bekannt: Es soll ein integriertes DRM-System als Schutz gegen Raubkopien geben. Der interne Aufbau des 64bit-Prozessors entspricht weitgehend dem was bisher schon bekannt war .

Viel mehr neue Information hat STI gestern nicht veröffentlicht, aber zumindest die ISA (Instruction Set Architecture) der Cell ist nun gesichert, wie erwartet wird sie PPC-kompatibel sein. John "Hannibal" Stokes von Ars Technica spekuliert gar, dass die "APU" (Additional Processing Unit) genannten Sub-Einheiten über welche die PPC-basierten "PU" (Processor Unit) verfügen und denen die Cell ihre große Rechenpower verdankt in Altivec beziehungsweise VMX programmiert werden.

Gefertigt wird die Cell anfangs in 90 Nanometer und später wie geplant in 65 Nanometer. Rambus, Speicherlieferant für die Playstation 2, hat die Kommunikations-Links zwischen den einzelnen PE (Processing Element, eine PU plus acht APUs) entworfen, die mit 6,4 GHz arbeiten sollen. Der lokale SRAM-Speicher jeder APU soll mit 4,8 GHz getaktet sein für sehr schnellen Zugriff. Die Speicheranbindung soll laut Gerüchten 100 Gigabyte pro Sekunde liefern, was allerdings nicht ausreichen würde um die prognostizierte Performance von einem Teraflops pro Cell zu erreichen. Zum Vergleich: Ein G5 mit 2,5 GHz hat ein theoretisches Potential von 10 Gigaflops bei Zahlen in doppelter Präzision mit seinen Fließkommaeinheiten und 20 Gigaflops mittels Altivec für Zahlen mit einfacher Präzision. Die Speicheranbindung eines G5 ist 6,4 Gigabyte pro Sekunde mit zweikanaligem DDR-400.

0 Kommentare zu diesem Artikel
929285